<p> 一、存储数据的原理</p>
<p><br>
两种闪存都是用三端器件作为存储单元,分别为源极、漏极和栅极,与场效应管的工作原理相同,主要是利用电场的效应来控制源极与漏极之间的通断,栅极的电流消耗极小,不同的是场效应管为单栅极结构,而FLASH为双栅极结构,在栅极与硅衬底之间增加了一个浮置栅极。</p>
<p><a href="http://www.51stor.net/uploads/userup/0806/1G20342E27.jpg" target="_blank"><img src="http://www.51stor.net/uploads/userup/0806/1G20342E27.jpg" border="0" alt="" width="436" height="319"></a>
</p>
<p> 浮置栅极是由氮化物夹在两层二氧化硅材料之间构成的,中间的氮化物就是可以存储电荷的电荷势阱。上下两层氧化物的厚度大于50埃,以避免发生击穿。</p>
<p><br>
二、浮栅的重放电</p>
<p><br>
向数据单元内写入数据的过程就是向电荷势阱注入电荷的过程,写入数据有两种技术,热电子注入(hot electron
injection)和F-N隧道效应(Fowler Nordheim
tunneling),前一种是通过源极给浮栅充电,后一种是通过硅基层给浮栅充电。NOR型FLASH通过热电子注入方式给浮栅充电,而NAND则通过
F-N隧道效应给浮栅充电。</p>
<p><br>
在写入新数据之前,必须先将原来的数据擦除,这点跟硬盘不同,也就是将浮栅的电荷放掉,两种FLASH都是通过F-N隧道效应放电。</p>
<p><a href="http://www.51stor.net/uploads/userup/0806/1G2043563P.jpg" target="_blank"><img src="http://www.51stor.net/uploads/userup/0806/1G2043563P.jpg" border="0" alt="" width="400" height="184"></a>
</p>
<p> NAND flash的写入和擦除</p>
<p><a href="http://www.51stor.net/uploads/userup/0806/1G205193563.jpg" target="_blank"><img src="http://www.51stor.net/uploads/userup/0806/1G205193563.jpg" border="0" alt="" width="400" height="184"></a>
</p>
<p>NOR flash的写入和擦除</p>
<p> 三、0和1</p>
<p><br>
这方面两种FLASH一样,向浮栅中注入电荷表示写入了'0',没有注入电荷表示'1',所以对FLASH清除数据是写1的,这与硬盘正好相反;</p>
<p><br>
对于浮栅中有电荷的单元来说,由于浮栅的感应作用,在源极和漏极之间将形成带正电的空间电荷区,这时无论控制极上有没有施加偏置电压,
晶体管都将处于导通状态。而对于浮栅中没有电荷的晶体管来说只有当控制极上施加有适当的偏置电压,在硅基层上感应出电荷,源极和漏极才能导通,也就是说在
没有给控制极施加偏置电压时,晶体管是截止的。</p>
<p><br>
如果晶体管的源极接地而漏极接位线,在无偏置电压的情况下,检测晶体管的导通状态就可以获得存储单元中的数据,如果位线上的电平为低,
说明晶体管处于导通状态,读取的数据为0,如果位线上为高电平,则说明晶体管处于截止状态,读取的数据为1。由于控制栅极在读取数据的过程中施加的电压较
小或根本不施加电压,不足以改变浮置栅极中原有的电荷量,所以读取操作不会改变FLASH中原有的数据。</p>
<p><br>
四、连接和编址方式</p>
<p><br>
两种FLASH具有相同的存储单元,工作原理也一样,为了缩短存取时间并不是对每个单元进行单独的存取操作,而是对一定数量的存取单元
进行集体操作,NAND型FLASH各存储单元之间是串联的,而NOR型FLASH各单元之间是并联的;为了对全部的存储单元有效管理,必须对存储单元进
行统一编址。</p>
<p><br>
NAND的全部存储单元分为若干个块,每个块又分为若干个页,每个页是512byte,就是512个8位数,就是说每个页有512条位
线,每条位线下有8个存储单元;那么每页存储的数据正好跟硬盘的一个扇区存储的数据相同,这是设计时为了方便与磁盘进行数据交换而特意安排的,那么块就类
似硬盘的簇;容量不同,块的数量不同,组成块的页的数量也不同。在读取数据时,当字线和位线锁定某个晶体管时,该晶体管的控制极不加偏置电压,其它的7个
都加上偏置电压而导通,如果这个晶体管的浮栅中有电荷就会导通使位线为低电平,读出的数就是0,反之就是1。</p>
<p><br>
NOR的每个存储单元以并联的方式连接到位线,方便对每一位进行随机存取;具有专用的地址线,可以实现一次性的直接寻址;缩短了FLASH对处理器指令的执行时间。</p>
<p><a href="http://www.51stor.net/uploads/userup/0806/1G20A16160.gif" target="_blank"><img src="http://www.51stor.net/uploads/userup/0806/1G20A16160.gif" border="0" alt="" width="400" height="238"></a>
</p>
<div> 五、性能</div>
<div>
<br>
1、速度<br>
在写数据和擦除数据时,NAND由于支持整块擦写操作,所以速度比
NOR要快得多,两者相差近千倍;读取时,由于NAND要先向芯片发送地址信息进行寻址才能开始读写数据,而它的地址信息包括块号、块内页号和页内字节号
等部分,要顺序选择才能定位到要操作的字节;这样每进行一次数据访问需要经过三次寻址,至少要三个时钟周期;而NOR型FLASH的操作则是以字或字节为
单位进行的,直接读取,所以读取数据时,NOR有明显优势。</div>
<div>
<br>
2、容量和成本<br>
NOR型FLASH的每个存储单元与位线相连,增加了芯片内位线的数量,不利于存储密度的提高。所以在面积和工艺相同的情况下,NAND型FLASH的容量比NOR要大得多,生产成本更低,也更容易生产大容量的芯片。</div>
<div>
<br>
3、易用性<br>
NAND FLASH的I/O端口采用复用的数据线和地址线,必须先
通过寄存器串行地进行数据存取,各个产品或厂商对信号的定义不同,增加了应用的难度;NOR
FLASH有专用的地址引脚来寻址,较容易与其它芯片进行连接,另外还支持本地执行,应用程序可以直接在FLASH内部运行,可以简化产品设计。</div>
<div>
<br>
4、可靠性<br>
NAND
FLASH相邻单元之间较易发生位翻转而导致坏块出现,而且是随机分布的,如果想在生产过程中消除坏块会导致成品率太低、性价比很差,所以在出厂前要在高
温、高压条件下检测生产过程中产生的坏块,写入坏块标记,防止使用时向坏块写入数据;但在使用过程中还难免产生新的坏块,所以在使用的时候要配合
EDC/ECC(错误探测/错误更正)和BBM(坏块管理)等软件措施来保障数据的可靠性。坏块管理软件能够发现并更换一个读写失败的区块,将数据复制到
一个有效的区块。</div>
<div>
<br>
5、耐久性<br>
FLASH由于写入和擦除数据时会导致介质的氧化降解,导致芯片老化,在这个方面NOR尤甚,所以并不适合频繁地擦写,NAND的擦写次数是100万次,而NOR只有10万次。</div>
分享到:
相关推荐
nandflash的外围引脚很少,没有地址线,只有数据线,相对于由数据线和地址线的norflash,大大的减少了引脚数目,使得芯片的体积更小,硬件设计也更简单。现在的数据线是复用的,也就是说既可以传数据,也可以传地址...
1 正文之前 5 1.1 目的 5 1.2 目标读者和阅读此文的前提 5...2.3.4 Nand flash驱动工作原理 47 3 Linux下Nand Flash驱动编写步骤简介 49 3.1 对于驱动框架部分 49 3.2 对于Nand Flash底层操作实现部分 49 4 引用文章 52
NAND Flash ECC Algorithm 三星2440等都是硬件实现了ECC,不过看看也有好处。
2.4.1 NandFlash 烧写主函数说明 .....................................................................................14 3 在 U-BOOT 对Nand Flash 的支持 ....................................................
linux下NandFlash驱动从硬件原理到软件实现,非常详细的解释,感谢作者! 非常适合刚入门的人了解学习 修订 2.2.1 2015-05-24 crl 修正关于Nand Flash物理架构组成总容量方面的解释 修正其他一些笔误 添加了和Nand ...
紧接着,1989年,东芝公司发表了NANDflash结构,强调降低每比特的成本,更高的性能,并且象磁盘一样可以通过接口轻松升级。但是经过了十多年之后,仍然有相当多的硬件工程师分不清NOR和NAND闪存。NOR的特点是芯片内...
CY7C68000 nand_flash_USB protel99se设计硬件原理图和PCB文件,采用2层板设计,板子大小为113x65mm,双面布局布线,主要器件包括CY7C68000, K9WAG08U1M-PCB00等。Protel 99se 设计的DDB后缀项目工程文件,包括完整...
linux下NandFlash驱动从硬件原理到软件实现,非常详细的解释,感谢作者! 非常适合刚入门的人了解学习。
三星S3C2440AL核心板ALTIUM设计硬件原理图+PCB(6层)工程文件,核心板硬件采用6层板设计,大小为76*51mm, 2片16位SDRAM K4S561632C-TC75 (32MB), NAND FLASH 为K9F2808/5608/1208,200PIN 2.0间距双排针对外输入输出...
STM32H743IIT6最小系统核心板开发板ALTIUM设计硬件原理图+PCB文件,4层板设计,大小为66x46mm,双面布局布线,Altium Designer 设计的工程文件,包括完整的原理图及PCB文件,可以用Altium(AD)软件打开或修改,可作为...
提出一种基于ARM和NAND Flash的FPGA加载配置的...介绍了其配置原理、软硬件实现过程以及实现结果分析,重点分析了ARM+NAND的控制方法。该方案已在TD-LTE无线综合测试仪表中成功应用,是一套灵活和高效的FPGA配制方法。
1. 深入介绍Flash原理 2. Flash存储访问 3. 物理内存提取技术 4. 创建虚拟镜像 5. 镜像内容重建 本教程作者深耕数据恢复领域数年,拥有丰富的数据恢复经验。通过阅读本教材,读者可以深入探索Flash存储的原理,以及...
S3C2410A_核心板硬件,采用6层板设计,ARM9处理器选用三星中的S3C2410A芯片,DDREAM选用K4S561632D-TC/L75,NOR FLASH选用SST39VF1601/1602,NAND FLASH选用K9F2808U0C-YCB0/YIB0, 网口PHY芯片选用CS8900A,Protel ...
三星 ARM9 S3C2410A_SDRAM核心板 protel硬件原理图+PCB文件,,采用6层板设计,板子大小为81x81mm,双面布局布线,ARM9处理器选用三星中的S3C2410A芯片,SDRAM选用K4S561632D-TC/L75,NOR FLASH选用SST39VF1601/1602...
飞思卡尔P1010RDB-PB 评估开发板cadence16.5设计硬件原理图+PCB+相关技术文档资料,PCB采用6层板设计,可以做为你的学习设计参考。 P1010E running at 1000 MHz, platform 400 MHz, DDR3 800 MHz data rate. • ...
STM32H743IIT6+MT29F4G08+W9825G6KH核心板ALTIUM设硬件原理图PCB+3D集成封装文件,4层板设计,大小为45x65mm,Altium Designer 设计的工程文件,包括完整的原理图及PCB文件,可以用Altium(AD)软件打开或修改,可作为...
STM32F767IGT6开发板ALTIUM设计硬件原理图+PCB+封装库文件,2层板设计,大小为143*100mm,包括完整的原理图和PCB文件,可以做为你的设计参考。 3轴传感器.SchDoc ADC.SchDoc AnalogChannel.SchDoc EEPROM.SchDoc...
飞思卡尔P1010RDB-PB 评估开发板cadence16.5设计硬件原理图+PCB+相关技术文档资料,PCB采用6层板设计,可以做为你的学习设计参考。 P1010E running at 1000 MHz, platform 400 MHz, DDR3 800 MHz data rate. • ...
国产化FLASH芯片 datasheet文档及驱动说明 nor flash:GD25Q256 nand flash:GD5F2GQ5UEYIG
可以用GPIO采集工业控制的数据,模拟NAND flash控制器,Nor flash控制器,SD卡控制器等。RS232的速率是0-115200bit每秒,USB是USB1.1,理论速度12兆bit每秒,实测速度4兆bit每秒,TCPIP承载在以太网上,以太网芯片...